L2 cache - translation to Αγγλικά
Diclib.com
Λεξικό ChatGPT
Εισάγετε μια λέξη ή φράση σε οποιαδήποτε γλώσσα 👆
Γλώσσα:

Μετάφραση και ανάλυση λέξεων από την τεχνητή νοημοσύνη ChatGPT

Σε αυτήν τη σελίδα μπορείτε να λάβετε μια λεπτομερή ανάλυση μιας λέξης ή μιας φράσης, η οποία δημιουργήθηκε χρησιμοποιώντας το ChatGPT, την καλύτερη τεχνολογία τεχνητής νοημοσύνης μέχρι σήμερα:

  • πώς χρησιμοποιείται η λέξη
  • συχνότητα χρήσης
  • χρησιμοποιείται πιο συχνά στον προφορικό ή γραπτό λόγο
  • επιλογές μετάφρασης λέξεων
  • παραδείγματα χρήσης (πολλές φράσεις με μετάφραση)
  • ετυμολογία

L2 cache - translation to Αγγλικά

DYNAMICALLY MANAGED LOCAL MEMORY THAT MIRRORS MAIN MEMORY IN A MICROPROCESSOR TO REDUCE THE COST OF ACCESS
Level 1 cache; Level 2 cache; Cache line; CPU memory cache; Trace Caches; Trace caches; Cache block; Cache-line; L2 cache; L3 cache; L1 cache; CPU caches; CPU Cache; Data cache; Internal cache; Data Cache; First-level cache; L2-Cache; L1-Cache; Second-level cache; Secondary cache; Tag RAM; Direct mapped; Cpu cache; Instruction cache; L2 Cache; Cache flush; Motherboard cache; Discrete L2 cache; Level 3 cache; VIVT; VIPT; I cache; Processor cache; Internal and external cache; Multi-ported Cache; Smart Cache; CPU cache line; Copy-back; L4 cache; Micro-operation cache; Uop cache; Last level cache; Last Level Cache; Cache eviction; Exclusive CPU cache; Inclusive CPU cache; Exclusive cache; Inclusive cache; Multi-level cache; Multilevel cache; On-chip cache; Cache lines; Shared cache; Non-blocking cache; Branch target cache; Branch target instruction cache; SmartCache; Smart cache; L1d
  • Cache hierarchy of the K8 core in the AMD Athlon 64 CPU.
  • Memory hierarchy of an AMD Bulldozer server
  • Austek]] A38202; to the right of the processor)
  • [[Motherboard]] of a [[NeXTcube]] computer (1990). At the lower edge of the image left from the middle, there is the CPU [[Motorola 68040]] operated at 25 [[MHz]] with two separate level 1 caches of 4 KiB each on the chip, one for the instructions and one for data. The board has no external L2 cache.

L2 cache         

общая лексика

кэш-память второго уровня, (редко) вторичный кэш, внешний кэш (для ПК на базе всех Intel-совместимых процессоров, кроме Pentium Pro)

дополнительная кэш-память, находящаяся вне процессора между первичным кэшем и ОЗУ. Конструктивно она может размещаться на системной плате, на специальной плате рядом с процессором или быть встроенной в процессорный модуль. В зависимости от расположения существенно отличается тактовая частота, используемая для работы этой кэш-памяти, и, соответственно, её производительность. Так, в случае размещения на системной плате вторичная кэш-память работает на внешней тактовой частоте ЦП, а в последнем варианте - на его внутренней более высокой тактовой частоте. Позволяет значительно увеличить производительность системы. Существует несколько схем организации вторичной кэш-памяти

синоним

level-two cache (Level 2 cache); secondary cache

Смотрите также

BSB; direct-map cache; external cache; four-way set-associative cache L1 cache; L3 cache; write-back cache; write through

L3 cache         

общая лексика

Level 3 cache

кэш-память третьего уровня

дополнительная кэш-память, размещаемая на системной плате между вторичным кэшем и ОЗУ. Этот тип кэш-памяти появился, после того как первичную (L1) и вторичную (L2) кэш-память производители стали встраивать в процессоры

Смотрите также

cumulative throughflow; fractional throughflow

data cache         

общая лексика

кэш данных

синоним

D-cache

Смотрите также

cache; instruction cache

Βικιπαίδεια

CPU cache

A CPU cache is a hardware cache used by the central processing unit (CPU) of a computer to reduce the average cost (time or energy) to access data from the main memory. A cache is a smaller, faster memory, located closer to a processor core, which stores copies of the data from frequently used main memory locations. Most CPUs have a hierarchy of multiple cache levels (L1, L2, often L3, and rarely even L4), with different instruction-specific and data-specific caches at level 1. The cache memory is typically implemented with static random-access memory (SRAM), in modern CPUs by far the largest part of them by chip area, but SRAM is not always used for all levels (of I- or D-cache), or even any level, sometimes some latter or all levels are implemented with eDRAM.

Other types of caches exist (that are not counted towards the "cache size" of the most important caches mentioned above), such as the translation lookaside buffer (TLB) which is part of the memory management unit (MMU) which most CPUs have.

Μετάφραση του &#39L2 cache&#39 σε Ρωσικά